1238106Sdes// SPDX-License-Identifier: GPL-2.0 2238106Sdes/* 3238106Sdes * Renesas R-Car GPIO Support 4238106Sdes * 5238106Sdes * Copyright (C) 2014 Renesas Electronics Corporation 6238106Sdes * Copyright (C) 2013 Magnus Damm 7238106Sdes */ 8238106Sdes 9238106Sdes#include <linux/err.h> 10238106Sdes#include <linux/gpio/driver.h> 11238106Sdes#include <linux/init.h> 12238106Sdes#include <linux/interrupt.h> 13238106Sdes#include <linux/io.h> 14238106Sdes#include <linux/ioport.h> 15238106Sdes#include <linux/irq.h> 16238106Sdes#include <linux/module.h> 17238106Sdes#include <linux/of.h> 18238106Sdes#include <linux/pinctrl/consumer.h> 19238106Sdes#include <linux/platform_device.h> 20238106Sdes#include <linux/pm_runtime.h> 21238106Sdes#include <linux/spinlock.h> 22238106Sdes#include <linux/slab.h> 23238106Sdes 24238106Sdesstruct gpio_rcar_bank_info { 25238106Sdes u32 iointsel; 26238106Sdes u32 inoutsel; 27238106Sdes u32 outdt; 28238106Sdes u32 posneg; 29238106Sdes u32 edglevel; 30238106Sdes u32 bothedge; 31238106Sdes u32 intmsk; 32238106Sdes}; 33238106Sdes 34238106Sdesstruct gpio_rcar_info { 35238106Sdes bool has_outdtsel; 36238106Sdes bool has_both_edge_trigger; 37238106Sdes bool has_always_in; 38238106Sdes bool has_inen; 39238106Sdes}; 40238106Sdes 41238106Sdesstruct gpio_rcar_priv { 42238106Sdes void __iomem *base; 43238106Sdes spinlock_t lock; 44238106Sdes struct device *dev; 45238106Sdes struct gpio_chip gpio_chip; 46238106Sdes unsigned int irq_parent; 47238106Sdes atomic_t wakeup_path; 48238106Sdes struct gpio_rcar_info info; 49238106Sdes struct gpio_rcar_bank_info bank_info; 50238106Sdes}; 51238106Sdes 52238106Sdes#define IOINTSEL 0x00 /* General IO/Interrupt Switching Register */ 53238106Sdes#define INOUTSEL 0x04 /* General Input/Output Switching Register */ 54238106Sdes#define OUTDT 0x08 /* General Output Register */ 55238106Sdes#define INDT 0x0c /* General Input Register */ 56238106Sdes#define INTDT 0x10 /* Interrupt Display Register */ 57238106Sdes#define INTCLR 0x14 /* Interrupt Clear Register */ 58238106Sdes#define INTMSK 0x18 /* Interrupt Mask Register */ 59238106Sdes#define MSKCLR 0x1c /* Interrupt Mask Clear Register */ 60238106Sdes#define POSNEG 0x20 /* Positive/Negative Logic Select Register */ 61238106Sdes#define EDGLEVEL 0x24 /* Edge/level Select Register */ 62238106Sdes#define FILONOFF 0x28 /* Chattering Prevention On/Off Register */ 63238106Sdes#define OUTDTSEL 0x40 /* Output Data Select Register */ 64238106Sdes#define BOTHEDGE 0x4c /* One Edge/Both Edge Select Register */ 65238106Sdes#define INEN 0x50 /* General Input Enable Register */ 66238106Sdes 67238106Sdes#define RCAR_MAX_GPIO_PER_BANK 32 68238106Sdes 69238106Sdesstatic inline u32 gpio_rcar_read(struct gpio_rcar_priv *p, int offs) 70238106Sdes{ 71238106Sdes return ioread32(p->base + offs); 72238106Sdes} 73238106Sdes 74238106Sdesstatic inline void gpio_rcar_write(struct gpio_rcar_priv *p, int offs, 75238106Sdes u32 value) 76238106Sdes{ 77238106Sdes iowrite32(value, p->base + offs); 78238106Sdes} 79238106Sdes 80238106Sdesstatic void gpio_rcar_modify_bit(struct gpio_rcar_priv *p, int offs, 81238106Sdes int bit, bool value) 82238106Sdes{ 83238106Sdes u32 tmp = gpio_rcar_read(p, offs); 84238106Sdes 85238106Sdes if (value) 86238106Sdes tmp |= BIT(bit); 87238106Sdes else 88238106Sdes tmp &= ~BIT(bit); 89238106Sdes 90238106Sdes gpio_rcar_write(p, offs, tmp); 91238106Sdes} 92238106Sdes 93238106Sdesstatic void gpio_rcar_irq_disable(struct irq_data *d) 94238106Sdes{ 95238106Sdes struct gpio_chip *gc = irq_data_get_irq_chip_data(d); 96238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(gc); 97238106Sdes irq_hw_number_t hwirq = irqd_to_hwirq(d); 98238106Sdes 99238106Sdes gpio_rcar_write(p, INTMSK, ~BIT(hwirq)); 100238106Sdes gpiochip_disable_irq(gc, hwirq); 101238106Sdes} 102238106Sdes 103238106Sdesstatic void gpio_rcar_irq_enable(struct irq_data *d) 104238106Sdes{ 105238106Sdes struct gpio_chip *gc = irq_data_get_irq_chip_data(d); 106238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(gc); 107238106Sdes irq_hw_number_t hwirq = irqd_to_hwirq(d); 108238106Sdes 109238106Sdes gpiochip_enable_irq(gc, hwirq); 110238106Sdes gpio_rcar_write(p, MSKCLR, BIT(hwirq)); 111238106Sdes} 112238106Sdes 113238106Sdesstatic void gpio_rcar_config_interrupt_input_mode(struct gpio_rcar_priv *p, 114238106Sdes unsigned int hwirq, 115238106Sdes bool active_high_rising_edge, 116238106Sdes bool level_trigger, 117238106Sdes bool both) 118238106Sdes{ 119238106Sdes unsigned long flags; 120238106Sdes 121238106Sdes /* follow steps in the GPIO documentation for 122238106Sdes * "Setting Edge-Sensitive Interrupt Input Mode" and 123238106Sdes * "Setting Level-Sensitive Interrupt Input Mode" 124238106Sdes */ 125238106Sdes 126238106Sdes spin_lock_irqsave(&p->lock, flags); 127238106Sdes 128238106Sdes /* Configure positive or negative logic in POSNEG */ 129238106Sdes gpio_rcar_modify_bit(p, POSNEG, hwirq, !active_high_rising_edge); 130238106Sdes 131238106Sdes /* Configure edge or level trigger in EDGLEVEL */ 132238106Sdes gpio_rcar_modify_bit(p, EDGLEVEL, hwirq, !level_trigger); 133238106Sdes 134238106Sdes /* Select one edge or both edges in BOTHEDGE */ 135238106Sdes if (p->info.has_both_edge_trigger) 136238106Sdes gpio_rcar_modify_bit(p, BOTHEDGE, hwirq, both); 137238106Sdes 138238106Sdes /* Select "Interrupt Input Mode" in IOINTSEL */ 139238106Sdes gpio_rcar_modify_bit(p, IOINTSEL, hwirq, true); 140238106Sdes 141238106Sdes /* Write INTCLR in case of edge trigger */ 142238106Sdes if (!level_trigger) 143238106Sdes gpio_rcar_write(p, INTCLR, BIT(hwirq)); 144238106Sdes 145238106Sdes spin_unlock_irqrestore(&p->lock, flags); 146238106Sdes} 147238106Sdes 148238106Sdesstatic int gpio_rcar_irq_set_type(struct irq_data *d, unsigned int type) 149238106Sdes{ 150238106Sdes struct gpio_chip *gc = irq_data_get_irq_chip_data(d); 151238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(gc); 152238106Sdes unsigned int hwirq = irqd_to_hwirq(d); 153238106Sdes 154238106Sdes dev_dbg(p->dev, "sense irq = %d, type = %d\n", hwirq, type); 155238106Sdes 156238106Sdes switch (type & IRQ_TYPE_SENSE_MASK) { 157238106Sdes case IRQ_TYPE_LEVEL_HIGH: 158238106Sdes gpio_rcar_config_interrupt_input_mode(p, hwirq, true, true, 159238106Sdes false); 160238106Sdes break; 161238106Sdes case IRQ_TYPE_LEVEL_LOW: 162238106Sdes gpio_rcar_config_interrupt_input_mode(p, hwirq, false, true, 163238106Sdes false); 164238106Sdes break; 165238106Sdes case IRQ_TYPE_EDGE_RISING: 166238106Sdes gpio_rcar_config_interrupt_input_mode(p, hwirq, true, false, 167238106Sdes false); 168238106Sdes break; 169238106Sdes case IRQ_TYPE_EDGE_FALLING: 170238106Sdes gpio_rcar_config_interrupt_input_mode(p, hwirq, false, false, 171238106Sdes false); 172238106Sdes break; 173238106Sdes case IRQ_TYPE_EDGE_BOTH: 174238106Sdes if (!p->info.has_both_edge_trigger) 175238106Sdes return -EINVAL; 176238106Sdes gpio_rcar_config_interrupt_input_mode(p, hwirq, true, false, 177238106Sdes true); 178238106Sdes break; 179238106Sdes default: 180238106Sdes return -EINVAL; 181238106Sdes } 182238106Sdes return 0; 183238106Sdes} 184238106Sdes 185238106Sdesstatic int gpio_rcar_irq_set_wake(struct irq_data *d, unsigned int on) 186238106Sdes{ 187238106Sdes struct gpio_chip *gc = irq_data_get_irq_chip_data(d); 188238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(gc); 189238106Sdes int error; 190238106Sdes 191238106Sdes if (p->irq_parent) { 192238106Sdes error = irq_set_irq_wake(p->irq_parent, on); 193238106Sdes if (error) { 194238106Sdes dev_dbg(p->dev, "irq %u doesn't support irq_set_wake\n", 195238106Sdes p->irq_parent); 196238106Sdes p->irq_parent = 0; 197238106Sdes } 198238106Sdes } 199238106Sdes 200238106Sdes if (on) 201238106Sdes atomic_inc(&p->wakeup_path); 202238106Sdes else 203238106Sdes atomic_dec(&p->wakeup_path); 204238106Sdes 205238106Sdes return 0; 206238106Sdes} 207238106Sdes 208238106Sdesstatic const struct irq_chip gpio_rcar_irq_chip = { 209238106Sdes .name = "gpio-rcar", 210238106Sdes .irq_mask = gpio_rcar_irq_disable, 211238106Sdes .irq_unmask = gpio_rcar_irq_enable, 212238106Sdes .irq_set_type = gpio_rcar_irq_set_type, 213238106Sdes .irq_set_wake = gpio_rcar_irq_set_wake, 214238106Sdes .flags = IRQCHIP_IMMUTABLE | IRQCHIP_SET_TYPE_MASKED | 215238106Sdes IRQCHIP_MASK_ON_SUSPEND, 216238106Sdes GPIOCHIP_IRQ_RESOURCE_HELPERS, 217238106Sdes}; 218238106Sdes 219238106Sdesstatic irqreturn_t gpio_rcar_irq_handler(int irq, void *dev_id) 220238106Sdes{ 221238106Sdes struct gpio_rcar_priv *p = dev_id; 222238106Sdes u32 pending; 223238106Sdes unsigned int offset, irqs_handled = 0; 224238106Sdes 225238106Sdes while ((pending = gpio_rcar_read(p, INTDT) & 226238106Sdes gpio_rcar_read(p, INTMSK))) { 227238106Sdes offset = __ffs(pending); 228238106Sdes gpio_rcar_write(p, INTCLR, BIT(offset)); 229238106Sdes generic_handle_domain_irq(p->gpio_chip.irq.domain, 230238106Sdes offset); 231238106Sdes irqs_handled++; 232238106Sdes } 233238106Sdes 234238106Sdes return irqs_handled ? IRQ_HANDLED : IRQ_NONE; 235238106Sdes} 236238106Sdes 237238106Sdesstatic void gpio_rcar_config_general_input_output_mode(struct gpio_chip *chip, 238238106Sdes unsigned int gpio, 239238106Sdes bool output) 240238106Sdes{ 241238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(chip); 242238106Sdes unsigned long flags; 243238106Sdes 244238106Sdes /* follow steps in the GPIO documentation for 245238106Sdes * "Setting General Output Mode" and 246238106Sdes * "Setting General Input Mode" 247238106Sdes */ 248238106Sdes 249238106Sdes spin_lock_irqsave(&p->lock, flags); 250238106Sdes 251238106Sdes /* Configure positive logic in POSNEG */ 252238106Sdes gpio_rcar_modify_bit(p, POSNEG, gpio, false); 253238106Sdes 254238106Sdes /* Select "General Input/Output Mode" in IOINTSEL */ 255238106Sdes gpio_rcar_modify_bit(p, IOINTSEL, gpio, false); 256238106Sdes 257238106Sdes /* Select Input Mode or Output Mode in INOUTSEL */ 258238106Sdes gpio_rcar_modify_bit(p, INOUTSEL, gpio, output); 259238106Sdes 260238106Sdes /* Select General Output Register to output data in OUTDTSEL */ 261238106Sdes if (p->info.has_outdtsel && output) 262238106Sdes gpio_rcar_modify_bit(p, OUTDTSEL, gpio, false); 263238106Sdes 264238106Sdes spin_unlock_irqrestore(&p->lock, flags); 265238106Sdes} 266238106Sdes 267238106Sdesstatic int gpio_rcar_request(struct gpio_chip *chip, unsigned offset) 268238106Sdes{ 269238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(chip); 270238106Sdes int error; 271238106Sdes 272238106Sdes error = pm_runtime_get_sync(p->dev); 273238106Sdes if (error < 0) { 274238106Sdes pm_runtime_put(p->dev); 275238106Sdes return error; 276238106Sdes } 277238106Sdes 278238106Sdes error = pinctrl_gpio_request(chip, offset); 279238106Sdes if (error) 280238106Sdes pm_runtime_put(p->dev); 281238106Sdes 282238106Sdes return error; 283238106Sdes} 284238106Sdes 285238106Sdesstatic void gpio_rcar_free(struct gpio_chip *chip, unsigned offset) 286238106Sdes{ 287238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(chip); 288238106Sdes 289238106Sdes pinctrl_gpio_free(chip, offset); 290238106Sdes 291238106Sdes /* 292238106Sdes * Set the GPIO as an input to ensure that the next GPIO request won't 293238106Sdes * drive the GPIO pin as an output. 294238106Sdes */ 295238106Sdes gpio_rcar_config_general_input_output_mode(chip, offset, false); 296238106Sdes 297238106Sdes pm_runtime_put(p->dev); 298238106Sdes} 299238106Sdes 300238106Sdesstatic int gpio_rcar_get_direction(struct gpio_chip *chip, unsigned int offset) 301238106Sdes{ 302238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(chip); 303238106Sdes 304238106Sdes if (gpio_rcar_read(p, INOUTSEL) & BIT(offset)) 305238106Sdes return GPIO_LINE_DIRECTION_OUT; 306238106Sdes 307238106Sdes return GPIO_LINE_DIRECTION_IN; 308238106Sdes} 309238106Sdes 310238106Sdesstatic int gpio_rcar_direction_input(struct gpio_chip *chip, unsigned offset) 311238106Sdes{ 312238106Sdes gpio_rcar_config_general_input_output_mode(chip, offset, false); 313238106Sdes return 0; 314238106Sdes} 315238106Sdes 316238106Sdesstatic int gpio_rcar_get(struct gpio_chip *chip, unsigned offset) 317238106Sdes{ 318238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(chip); 319238106Sdes u32 bit = BIT(offset); 320238106Sdes 321238106Sdes /* 322238106Sdes * Before R-Car Gen3, INDT does not show correct pin state when 323238106Sdes * configured as output, so use OUTDT in case of output pins 324238106Sdes */ 325238106Sdes if (!p->info.has_always_in && (gpio_rcar_read(p, INOUTSEL) & bit)) 326238106Sdes return !!(gpio_rcar_read(p, OUTDT) & bit); 327238106Sdes else 328238106Sdes return !!(gpio_rcar_read(p, INDT) & bit); 329238106Sdes} 330238106Sdes 331238106Sdesstatic int gpio_rcar_get_multiple(struct gpio_chip *chip, unsigned long *mask, 332238106Sdes unsigned long *bits) 333238106Sdes{ 334238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(chip); 335238106Sdes u32 bankmask, outputs, m, val = 0; 336238106Sdes unsigned long flags; 337238106Sdes 338238106Sdes bankmask = mask[0] & GENMASK(chip->ngpio - 1, 0); 339238106Sdes if (chip->valid_mask) 340238106Sdes bankmask &= chip->valid_mask[0]; 341238106Sdes 342238106Sdes if (!bankmask) 343238106Sdes return 0; 344238106Sdes 345238106Sdes if (p->info.has_always_in) { 346238106Sdes bits[0] = gpio_rcar_read(p, INDT) & bankmask; 347238106Sdes return 0; 348238106Sdes } 349238106Sdes 350238106Sdes spin_lock_irqsave(&p->lock, flags); 351238106Sdes outputs = gpio_rcar_read(p, INOUTSEL); 352238106Sdes m = outputs & bankmask; 353238106Sdes if (m) 354238106Sdes val |= gpio_rcar_read(p, OUTDT) & m; 355238106Sdes 356238106Sdes m = ~outputs & bankmask; 357238106Sdes if (m) 358238106Sdes val |= gpio_rcar_read(p, INDT) & m; 359238106Sdes spin_unlock_irqrestore(&p->lock, flags); 360238106Sdes 361238106Sdes bits[0] = val; 362238106Sdes return 0; 363238106Sdes} 364238106Sdes 365238106Sdesstatic void gpio_rcar_set(struct gpio_chip *chip, unsigned offset, int value) 366238106Sdes{ 367238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(chip); 368238106Sdes unsigned long flags; 369238106Sdes 370238106Sdes spin_lock_irqsave(&p->lock, flags); 371238106Sdes gpio_rcar_modify_bit(p, OUTDT, offset, value); 372238106Sdes spin_unlock_irqrestore(&p->lock, flags); 373238106Sdes} 374238106Sdes 375238106Sdesstatic void gpio_rcar_set_multiple(struct gpio_chip *chip, unsigned long *mask, 376238106Sdes unsigned long *bits) 377238106Sdes{ 378238106Sdes struct gpio_rcar_priv *p = gpiochip_get_data(chip); 379238106Sdes unsigned long flags; 380238106Sdes u32 val, bankmask; 381238106Sdes 382238106Sdes bankmask = mask[0] & GENMASK(chip->ngpio - 1, 0); 383238106Sdes if (chip->valid_mask) 384238106Sdes bankmask &= chip->valid_mask[0]; 385238106Sdes 386238106Sdes if (!bankmask) 387238106Sdes return; 388238106Sdes 389238106Sdes spin_lock_irqsave(&p->lock, flags); 390238106Sdes val = gpio_rcar_read(p, OUTDT); 391238106Sdes val &= ~bankmask; 392238106Sdes val |= (bankmask & bits[0]); 393238106Sdes gpio_rcar_write(p, OUTDT, val); 394238106Sdes spin_unlock_irqrestore(&p->lock, flags); 395238106Sdes} 396238106Sdes 397238106Sdesstatic int gpio_rcar_direction_output(struct gpio_chip *chip, unsigned offset, 398238106Sdes int value) 399238106Sdes{ 400238106Sdes /* write GPIO value to output before selecting output mode of pin */ 401238106Sdes gpio_rcar_set(chip, offset, value); 402238106Sdes gpio_rcar_config_general_input_output_mode(chip, offset, true); 403238106Sdes return 0; 404238106Sdes} 405238106Sdes 406238106Sdesstatic const struct gpio_rcar_info gpio_rcar_info_gen1 = { 407238106Sdes .has_outdtsel = false, 408238106Sdes .has_both_edge_trigger = false, 409238106Sdes .has_always_in = false, 410238106Sdes .has_inen = false, 411238106Sdes}; 412238106Sdes 413238106Sdesstatic const struct gpio_rcar_info gpio_rcar_info_gen2 = { 414238106Sdes .has_outdtsel = true, 415238106Sdes .has_both_edge_trigger = true, 416238106Sdes .has_always_in = false, 417238106Sdes .has_inen = false, 418238106Sdes}; 419238106Sdes 420238106Sdesstatic const struct gpio_rcar_info gpio_rcar_info_gen3 = { 421238106Sdes .has_outdtsel = true, 422238106Sdes .has_both_edge_trigger = true, 423238106Sdes .has_always_in = true, 424238106Sdes .has_inen = false, 425238106Sdes}; 426238106Sdes 427238106Sdesstatic const struct gpio_rcar_info gpio_rcar_info_gen4 = { 428238106Sdes .has_outdtsel = true, 429238106Sdes .has_both_edge_trigger = true, 430238106Sdes .has_always_in = true, 431238106Sdes .has_inen = true, 432238106Sdes}; 433238106Sdes 434238106Sdesstatic const struct of_device_id gpio_rcar_of_table[] = { 435238106Sdes { 436238106Sdes .compatible = "renesas,gpio-r8a779a0", 437238106Sdes .data = &gpio_rcar_info_gen4, 438238106Sdes }, { 439238106Sdes .compatible = "renesas,rcar-gen1-gpio", 440238106Sdes .data = &gpio_rcar_info_gen1, 441238106Sdes }, { 442238106Sdes .compatible = "renesas,rcar-gen2-gpio", 443238106Sdes .data = &gpio_rcar_info_gen2, 444238106Sdes }, { 445238106Sdes .compatible = "renesas,rcar-gen3-gpio", 446238106Sdes .data = &gpio_rcar_info_gen3, 447238106Sdes }, { 448238106Sdes .compatible = "renesas,rcar-gen4-gpio", 449238106Sdes .data = &gpio_rcar_info_gen4, 450238106Sdes }, { 451238106Sdes .compatible = "renesas,gpio-rcar", 452238106Sdes .data = &gpio_rcar_info_gen1, 453238106Sdes }, { 454238106Sdes /* Terminator */ 455238106Sdes }, 456238106Sdes}; 457238106Sdes 458238106SdesMODULE_DEVICE_TABLE(of, gpio_rcar_of_table); 459238106Sdes 460238106Sdesstatic int gpio_rcar_parse_dt(struct gpio_rcar_priv *p, unsigned int *npins) 461238106Sdes{ 462238106Sdes struct device_node *np = p->dev->of_node; 463238106Sdes const struct gpio_rcar_info *info; 464238106Sdes struct of_phandle_args args; 465238106Sdes int ret; 466238106Sdes 467238106Sdes info = of_device_get_match_data(p->dev); 468238106Sdes p->info = *info; 469238106Sdes 470238106Sdes ret = of_parse_phandle_with_fixed_args(np, "gpio-ranges", 3, 0, &args); 471238106Sdes *npins = ret == 0 ? args.args[2] : RCAR_MAX_GPIO_PER_BANK; 472238106Sdes 473238106Sdes if (*npins == 0 || *npins > RCAR_MAX_GPIO_PER_BANK) { 474238106Sdes dev_warn(p->dev, "Invalid number of gpio lines %u, using %u\n", 475238106Sdes *npins, RCAR_MAX_GPIO_PER_BANK); 476238106Sdes *npins = RCAR_MAX_GPIO_PER_BANK; 477238106Sdes } 478238106Sdes 479238106Sdes return 0; 480238106Sdes} 481238106Sdes 482238106Sdesstatic void gpio_rcar_enable_inputs(struct gpio_rcar_priv *p) 483238106Sdes{ 484238106Sdes u32 mask = GENMASK(p->gpio_chip.ngpio - 1, 0); 485238106Sdes 486238106Sdes /* Select "Input Enable" in INEN */ 487238106Sdes if (p->gpio_chip.valid_mask) 488238106Sdes mask &= p->gpio_chip.valid_mask[0]; 489238106Sdes if (mask) 490238106Sdes gpio_rcar_write(p, INEN, gpio_rcar_read(p, INEN) | mask); 491238106Sdes} 492238106Sdes 493238106Sdesstatic int gpio_rcar_probe(struct platform_device *pdev) 494238106Sdes{ 495238106Sdes struct gpio_rcar_priv *p; 496238106Sdes struct gpio_chip *gpio_chip; 497238106Sdes struct gpio_irq_chip *girq; 498238106Sdes struct device *dev = &pdev->dev; 499238106Sdes const char *name = dev_name(dev); 500238106Sdes unsigned int npins; 501238106Sdes int ret; 502238106Sdes 503238106Sdes p = devm_kzalloc(dev, sizeof(*p), GFP_KERNEL); 504238106Sdes if (!p) 505238106Sdes return -ENOMEM; 506238106Sdes 507238106Sdes p->dev = dev; 508238106Sdes spin_lock_init(&p->lock); 509238106Sdes 510238106Sdes /* Get device configuration from DT node */ 511238106Sdes ret = gpio_rcar_parse_dt(p, &npins); 512238106Sdes if (ret < 0) 513238106Sdes return ret; 514238106Sdes 515238106Sdes platform_set_drvdata(pdev, p); 516238106Sdes 517238106Sdes pm_runtime_enable(dev); 518238106Sdes 519238106Sdes ret = platform_get_irq(pdev, 0); 520238106Sdes if (ret < 0) 521238106Sdes goto err0; 522238106Sdes p->irq_parent = ret; 523238106Sdes 524238106Sdes p->base = devm_platform_ioremap_resource(pdev, 0); 525238106Sdes if (IS_ERR(p->base)) { 526238106Sdes ret = PTR_ERR(p->base); 527238106Sdes goto err0; 528238106Sdes } 529238106Sdes 530238106Sdes gpio_chip = &p->gpio_chip; 531238106Sdes gpio_chip->request = gpio_rcar_request; 532238106Sdes gpio_chip->free = gpio_rcar_free; 533238106Sdes gpio_chip->get_direction = gpio_rcar_get_direction; 534238106Sdes gpio_chip->direction_input = gpio_rcar_direction_input; 535238106Sdes gpio_chip->get = gpio_rcar_get; 536238106Sdes gpio_chip->get_multiple = gpio_rcar_get_multiple; 537238106Sdes gpio_chip->direction_output = gpio_rcar_direction_output; 538238106Sdes gpio_chip->set = gpio_rcar_set; 539238106Sdes gpio_chip->set_multiple = gpio_rcar_set_multiple; 540238106Sdes gpio_chip->label = name; 541238106Sdes gpio_chip->parent = dev; 542238106Sdes gpio_chip->owner = THIS_MODULE; 543238106Sdes gpio_chip->base = -1; 544238106Sdes gpio_chip->ngpio = npins; 545238106Sdes 546238106Sdes girq = &gpio_chip->irq; 547238106Sdes gpio_irq_chip_set_chip(girq, &gpio_rcar_irq_chip); 548238106Sdes /* This will let us handle the parent IRQ in the driver */ 549238106Sdes girq->parent_handler = NULL; 550238106Sdes girq->num_parents = 0; 551238106Sdes girq->parents = NULL; 552238106Sdes girq->default_type = IRQ_TYPE_NONE; 553238106Sdes girq->handler = handle_level_irq; 554238106Sdes 555238106Sdes ret = gpiochip_add_data(gpio_chip, p); 556238106Sdes if (ret) { 557238106Sdes dev_err(dev, "failed to add GPIO controller\n"); 558238106Sdes goto err0; 559238106Sdes } 560238106Sdes 561238106Sdes irq_domain_set_pm_device(gpio_chip->irq.domain, dev); 562238106Sdes ret = devm_request_irq(dev, p->irq_parent, gpio_rcar_irq_handler, 563238106Sdes IRQF_SHARED, name, p); 564238106Sdes if (ret) { 565238106Sdes dev_err(dev, "failed to request IRQ\n"); 566238106Sdes goto err1; 567238106Sdes } 568238106Sdes 569238106Sdes if (p->info.has_inen) { 570238106Sdes pm_runtime_get_sync(dev); 571238106Sdes gpio_rcar_enable_inputs(p); 572238106Sdes pm_runtime_put(dev); 573238106Sdes } 574238106Sdes 575238106Sdes dev_info(dev, "driving %d GPIOs\n", npins); 576238106Sdes 577238106Sdes return 0; 578238106Sdes 579238106Sdeserr1: 580238106Sdes gpiochip_remove(gpio_chip); 581238106Sdeserr0: 582238106Sdes pm_runtime_disable(dev); 583238106Sdes return ret; 584238106Sdes} 585238106Sdes 586238106Sdesstatic void gpio_rcar_remove(struct platform_device *pdev) 587238106Sdes{ 588238106Sdes struct gpio_rcar_priv *p = platform_get_drvdata(pdev); 589238106Sdes 590238106Sdes gpiochip_remove(&p->gpio_chip); 591238106Sdes 592238106Sdes pm_runtime_disable(&pdev->dev); 593238106Sdes} 594238106Sdes 595238106Sdes#ifdef CONFIG_PM_SLEEP 596238106Sdesstatic int gpio_rcar_suspend(struct device *dev) 597238106Sdes{ 598238106Sdes struct gpio_rcar_priv *p = dev_get_drvdata(dev); 599238106Sdes 600238106Sdes p->bank_info.iointsel = gpio_rcar_read(p, IOINTSEL); 601238106Sdes p->bank_info.inoutsel = gpio_rcar_read(p, INOUTSEL); 602238106Sdes p->bank_info.outdt = gpio_rcar_read(p, OUTDT); 603238106Sdes p->bank_info.intmsk = gpio_rcar_read(p, INTMSK); 604238106Sdes p->bank_info.posneg = gpio_rcar_read(p, POSNEG); 605238106Sdes p->bank_info.edglevel = gpio_rcar_read(p, EDGLEVEL); 606238106Sdes if (p->info.has_both_edge_trigger) 607238106Sdes p->bank_info.bothedge = gpio_rcar_read(p, BOTHEDGE); 608238106Sdes 609238106Sdes if (atomic_read(&p->wakeup_path)) 610238106Sdes device_set_wakeup_path(dev); 611238106Sdes 612238106Sdes return 0; 613238106Sdes} 614238106Sdes 615238106Sdesstatic int gpio_rcar_resume(struct device *dev) 616238106Sdes{ 617238106Sdes struct gpio_rcar_priv *p = dev_get_drvdata(dev); 618238106Sdes unsigned int offset; 619238106Sdes u32 mask; 620238106Sdes 621238106Sdes for (offset = 0; offset < p->gpio_chip.ngpio; offset++) { 622238106Sdes if (!gpiochip_line_is_valid(&p->gpio_chip, offset)) 623238106Sdes continue; 624238106Sdes 625238106Sdes mask = BIT(offset); 626238106Sdes /* I/O pin */ 627238106Sdes if (!(p->bank_info.iointsel & mask)) { 628238106Sdes if (p->bank_info.inoutsel & mask) 629238106Sdes gpio_rcar_direction_output( 630238106Sdes &p->gpio_chip, offset, 631238106Sdes !!(p->bank_info.outdt & mask)); 632238106Sdes else 633238106Sdes gpio_rcar_direction_input(&p->gpio_chip, 634238106Sdes offset); 635238106Sdes } else { 636238106Sdes /* Interrupt pin */ 637238106Sdes gpio_rcar_config_interrupt_input_mode( 638238106Sdes p, 639238106Sdes offset, 640238106Sdes !(p->bank_info.posneg & mask), 641238106Sdes !(p->bank_info.edglevel & mask), 642238106Sdes !!(p->bank_info.bothedge & mask)); 643238106Sdes 644238106Sdes if (p->bank_info.intmsk & mask) 645238106Sdes gpio_rcar_write(p, MSKCLR, mask); 646238106Sdes } 647238106Sdes } 648238106Sdes 649238106Sdes if (p->info.has_inen) 650238106Sdes gpio_rcar_enable_inputs(p); 651238106Sdes 652238106Sdes return 0; 653285206Sdes} 654238106Sdes#endif /* CONFIG_PM_SLEEP*/ 655238106Sdes 656238106Sdesstatic SIMPLE_DEV_PM_OPS(gpio_rcar_pm_ops, gpio_rcar_suspend, gpio_rcar_resume); 657238106Sdes 658238106Sdesstatic struct platform_driver gpio_rcar_device_driver = { 659238106Sdes .probe = gpio_rcar_probe, 660238106Sdes .remove_new = gpio_rcar_remove, 661238106Sdes .driver = { 662238106Sdes .name = "gpio_rcar", 663294190Sdes .pm = &gpio_rcar_pm_ops, 664238106Sdes .of_match_table = gpio_rcar_of_table, 665238106Sdes } 666238106Sdes}; 667238106Sdes 668238106Sdesmodule_platform_driver(gpio_rcar_device_driver); 669238106Sdes 670238106SdesMODULE_AUTHOR("Magnus Damm"); 671238106SdesMODULE_DESCRIPTION("Renesas R-Car GPIO Driver"); 672238106SdesMODULE_LICENSE("GPL v2"); 673238106Sdes