Searched refs:in_be32 (Results 1 - 25 of 183) sorted by relevance

12345678

/u-boot/drivers/net/fm/
H A Dtgec_phy.c32 while ((in_be32(&regs->mdio_stat)) & MDIO_STAT_BSY)
43 while ((in_be32(&regs->mdio_stat)) & MDIO_STAT_BSY)
50 while ((in_be32(&regs->mdio_data)) & MDIO_DATA_BSY)
74 while ((in_be32(&regs->mdio_stat)) & MDIO_STAT_BSY)
85 while ((in_be32(&regs->mdio_stat)) & MDIO_STAT_BSY)
93 while ((in_be32(&regs->mdio_data)) & MDIO_DATA_BSY)
97 if (in_be32(&regs->mdio_stat) & MDIO_STAT_RD_ER)
100 return in_be32(&regs->mdio_data) & 0xffff;
H A Dp5020.c24 u32 devdisr2 = in_be32(&gur->devdisr2);
50 u32 rcwsr11 = in_be32(&gur->rcwsr[11]);
/u-boot/arch/powerpc/cpu/mpc8xx/
H A Dimmap.c29 in_be32(&sc->sc_siumcr), in_be32(&sc->sc_sypcr));
30 printf("SWT = %08x\n", in_be32(&sc->sc_swt));
32 in_be32(&sc->sc_sipend), in_be32(&sc->sc_simask));
34 in_be32(&sc->sc_siel), in_be32(&sc->sc_sivec));
36 in_be32(&sc->sc_tesr), in_be32(&sc->sc_sdcr));
51 i, in_be32(
[all...]
H A Dspeed.c22 uint sccr = in_be32(&immap->im_clkrst.car_sccr);
/u-boot/arch/powerpc/cpu/mpc85xx/
H A Dmpc8536_serdes.c94 u32 pordevsr = in_be32(guts + GUTS_PORDEVSR_OFFS);
116 tmp = in_be32(sd + FSL_SRDSCR0_OFFS);
123 tmp = in_be32(sd + FSL_SRDSCR1_OFFS);
128 tmp = in_be32(sd + FSL_SRDSCR2_OFFS);
135 tmp = in_be32(sd + FSL_SRDSCR3_OFFS);
144 tmp = in_be32(sd + FSL_SRDSCR0_OFFS);
149 tmp = in_be32(sd + FSL_SRDSCR1_OFFS);
154 tmp = in_be32(sd + FSL_SRDSCR2_OFFS);
159 tmp = in_be32(sd + FSL_SRDSCR3_OFFS);
166 tmp = in_be32(s
[all...]
H A Dqe_io.c33 in_be32(&par_io[port].cpdir2) :
34 in_be32(&par_io[port].cpdir1);
48 tmp_val = in_be32(&par_io[port].cpodr);
56 in_be32(&par_io[port].cppar2):
57 in_be32(&par_io[port].cppar1);
H A Dcmd_errata.c42 if (in_be32(dcsr + offsets[i]) != 2) {
63 if (in_be32(dcsr + 0x108) != x108) {
101 if ((in_be32(&srds_lane->ttlcr0) != 0x1b000001) ||
102 (in_be32(&srds_lane->res4[1]) != 0x880000) ||
103 (in_be32(&srds_lane->res4[3]) != 0x40000044)) {
125 if (in_be32(plldgdcr) & 0x1fe) {
H A Dfsl_corenet2_serdes.c126 u32 cfg = in_be32(&gur->rcwsr[4]);
213 cfg = in_be32(&gur->rcwsr[4]) & sd_prctl_mask;
226 sfp_spfr0 = in_be32(&sfp_regs->fsl_spfr0);
233 pll_status = in_be32(&srds_regs->bank[pll_num].pllcr0);
268 pll_cr1 = in_be32(&srds_regs->bank[pll_num].pllcr1);
277 pll_cr0 = in_be32(&srds_regs->bank[pll_num].pllcr0);
285 pll_cr1 = in_be32(&srds_regs->bank[pll_num].pllcr1);
295 pll_sr2 = in_be32(&srds_regs->bank[pll_num].pllsr2);
304 pll_cr0 = in_be32(&srds_regs->bank[pll_num].pllcr0);
307 pll_sr2 = in_be32(
[all...]
H A Dspeed.c81 porsr1_sys_clk = in_be32(&gur->porsr1) >> FSL_DCFG_PORSR1_SYSCLK_SHIFT
93 ddr_refclk_sel = (in_be32(&gur->rcwsr[5]) >>
110 sys_info->freq_systembus *= (in_be32(&gur->rcwsr[0]) >> 25) & 0x1f;
111 mem_pll_rat = (in_be32(&gur->rcwsr[0]) >>
116 mem_pll_rat = (in_be32(&gur->rcwsr[0]) >>
151 ratio[i] = (in_be32(&clk->pllcgsr[i].pllcngsr) >> 1) & 0x3f;
175 u32 c_pll_sel = (in_be32(&clk->clkcsr[cluster].clkcncsr) >> 27)
186 u32 c_pll_sel = (in_be32
211 rcw_tmp = in_be32(&gur->rcwsr[15]) - 4;
213 rcw_tmp = in_be32(
[all...]
/u-boot/arch/arm/cpu/armv8/fsl-layerscape/
H A Dfsl_lsch2_serdes.c182 reg = in_be32(&serdes1_base->lane[i].gcr0);
192 reg = in_be32(&serdes2_base->lane[i].gcr0);
202 reg = in_be32(&serdes1_base->bank[i].rstctl);
208 reg = in_be32(&serdes1_base->bank[i].rstctl);
218 reg = in_be32(&serdes2_base->bank[i].rstctl);
224 reg = in_be32(&serdes2_base->bank[i].rstctl);
233 reg = in_be32(&serdes1_base->srdstcalcr);
236 reg = in_be32(&serdes1_base->srdsrcalcr);
242 reg = in_be32(&serdes2_base->srdstcalcr);
245 reg = in_be32(
[all...]
/u-boot/arch/m68k/cpu/mcf530x/
H A Dinterrupts.c24 out_be32(&icr->imr, in_be32(&icr->imr) & ~0x00000400);
/u-boot/arch/powerpc/cpu/mpc83xx/
H A Dserdes.c54 tmp = in_be32(regs + FSL_SRDSCR0_OFFS);
59 tmp = in_be32(regs + FSL_SRDSCR2_OFFS);
68 tmp = in_be32(regs + FSL_SRDSRSTCTL_OFFS);
81 tmp = in_be32(regs + FSL_SRDSCR1_OFFS);
86 tmp = in_be32(regs + FSL_SRDSCR2_OFFS);
104 tmp = in_be32(regs + FSL_SRDSCR1_OFFS);
109 tmp = in_be32(regs + FSL_SRDSCR2_OFFS);
126 tmp = in_be32(regs + FSL_SRDSCR1_OFFS);
131 tmp = in_be32(regs + FSL_SRDSCR2_OFFS);
148 tmp = in_be32(reg
[all...]
H A Dqe_io.c47 in_be32(&par_io->ioport[port].dir2) :
48 in_be32(&par_io->ioport[port].dir1);
62 tmp_val = in_be32(&par_io->ioport[port].podr);
70 in_be32(&par_io->ioport[port].ppar2) :
71 in_be32(&par_io->ioport[port].ppar1);
/u-boot/drivers/ddr/fsl/
H A Dmpc85xx_ddr_gen3.c220 save1 = in_be32(&ddr->debug[12]);
221 save2 = in_be32(&ddr->debug[21]);
228 while (!(in_be32(&ddr->debug[1]) & 0x2))
242 while (in_be32(&ddr->sdram_md_cntl) & MD_CNTL_MD_EN)
262 while (in_be32(&ddr->sdram_md_cntl) & MD_CNTL_MD_EN)
282 while (in_be32(&ddr->sdram_md_cntl) & MD_CNTL_MD_EN)
302 while (in_be32(&ddr->sdram_md_cntl) & MD_CNTL_MD_EN)
322 while (in_be32(&ddr->sdram_md_cntl) & MD_CNTL_MD_EN)
335 while (in_be32(&ddr->sdram_md_cntl) & 0x80000000)
367 val32 = in_be32(
[all...]
/u-boot/arch/m68k/cpu/mcf523x/
H A Dspeed.c28 while (!(in_be32(&pll->synsr) & PLL_SYNSR_LOCK))
/u-boot/board/freescale/p1_p2_rdb_pc/
H A Dspl.c43 setbits_be32(&gur->pmuxcr, in_be32(&gur->pmuxcr) | 0x1000);
45 in_be32(&gur->pmuxcr) | MPC85xx_PMUXCR_SD_DATA);
48 in_be32(&gur->pmuxcr);
55 plat_ratio = in_be32(&gur->porpllsr) & MPC85xx_PORPLLSR_PLAT_RATIO;
/u-boot/arch/powerpc/include/asm/
H A Dmpc85xx_gpio.h30 dir |= (in_be32(&gpio->gpdir) & ~mask);
31 val |= (in_be32(&gpio->gpdat) & ~mask);
62 return in_be32(&gpio->gpdat) & mask;
/u-boot/board/freescale/common/
H A Dmpc85xx_sleep.c29 if (in_be32(&gur->scrtsr[0]) & DCFG_CCSR_CRSTSR_WDRFR)
52 src = (u64 *)(in_be32(&scfg->sparecr[2]) + DDR_BUFF_LEN - 8);
91 start_addr = in_be32(&scfg->sparecr[1]);
/u-boot/arch/m68k/cpu/mcf5445x/
H A Dspeed.c61 while (!(in_be32(&pll->psr) & PLL_PSR_LOCK))
88 temp = in_be32(&pll->pcr);
93 temp = in_be32(&pll->pdr);
102 vco = ((in_be32(&pll->pcr) & PLL_CR_FBKDIV_BITS) + 1) *
108 pdr = in_be32(&pll->pdr);
/u-boot/arch/m68k/cpu/mcf532x/
H A Dspeed.c68 u32 pfdr = (in_be32(&pll->pcr) & 0x3F) + 1;
69 u32 refdiv = (1 << ((in_be32(&pll->pcr) & PLL_PCR_REFDIV(7)) >> 8));
70 u32 busdiv = ((in_be32(&pll->pdr) & 0x00F0) >> 4) + 1;
154 u32 busdiv = ((in_be32(&pll->pdr) >> 4) & 0x0F) + 1;
155 mfd = (in_be32(&pll->pcr) & 0x3F) + 1;
200 if (in_be32(&sdram->ctrl) & SDRAMC_SDCR_REF)
233 if (in_be32(&sdram->ctrl) & SDRAMC_SDCR_REF)
/u-boot/arch/powerpc/cpu/mpc8xxx/
H A Dlaw.c40 ((u64)in_be32(LAWBARH_ADDR(idx)) << 32) |
41 in_be32(LAWBARL_ADDR(idx));
43 return (phys_addr_t)in_be32(LAWBAR_ADDR(idx)) << LAWBAR_SHIFT;
66 in_be32(LAWAR_ADDR(idx));
77 in_be32(LAWAR_ADDR(idx));
88 lawar = in_be32(LAWAR_ADDR(i));
167 lawar = in_be32(LAWAR_ADDR(i));
170 i, in_be32(LAWBARH_ADDR(i)),
171 i, in_be32(LAWBARL_ADDR(i)));
173 printf("LAWBAR%02d: 0x%08x", i, in_be32(LAWBAR_ADD
[all...]
H A Dsrio.c85 conf_lane = (in_be32((void *)&srds_regs->srdspccr0)
87 init_lane = (in_be32((void *)&srio_regs->lp_serial
95 if (in_be32((void *)&srds_regs->bank[0].rstctl)
106 if (in_be32((void *)&srio_regs->lp_serial
158 in_be32(&srds_regs->lane[idx].gcr0);
175 in_be32(&srds_regs->lane[idx].gcr0);
195 (in_be32((void *)&srio_regs->lp_serial
197 if (in_be32((void *)&srio_regs->lp_serial
216 if (!(in_be32((void *)&srio_regs->lp_serial.port[port].pescsr)
351 escsr = in_be32((voi
[all...]
H A Dfsl_lbc.c144 out_be32(mxmr, (in_be32(mxmr) & mask) | MxMR_OP_WARR | i);
146 (void)in_be32(&lbc->mdr);
149 mad = in_be32(mxmr) & MxMR_MAD_MSK;
155 out_be32(mxmr, (in_be32(mxmr) & mask) | MxMR_OP_NORM);
/u-boot/arch/arm/cpu/armv7/ls102xa/
H A Dclock.c47 sys_info->freq_systembus *= (in_be32(&gur->rcwsr[0]) >>
49 sys_info->freq_ddrbus *= (in_be32(&gur->rcwsr[0]) >>
53 ratio[i] = (in_be32(&clk->pllcgsr[i].pllcngsr) >> 1) & 0x3f;
61 u32 c_pll_sel = (in_be32(&clk->clkcsr[cpu].clkcncsr) >> 27)
/u-boot/arch/m68k/cpu/mcf52x2/
H A Dspeed.c63 while (!(in_be32(&pll->synsr) & FMPLL_SYNSR_LOCK))
66 while (!(in_be32(&pll->synsr) & FMPLL_SYNSR_LOCK))

Completed in 213 milliseconds

12345678