Searched refs:E1000_READ_REG (Results 1 - 18 of 18) sorted by relevance

/haiku/src/add-ons/kernel/drivers/network/ether/ipro1000/dev/e1000/
H A De1000_mac.c189 u32 status = E1000_READ_REG(hw, E1000_STATUS);
294 reg = E1000_READ_REG(hw, E1000_STATUS);
312 status = E1000_READ_REG(hw, E1000_STATUS);
670 E1000_READ_REG(hw, E1000_CRCERRS);
671 E1000_READ_REG(hw, E1000_SYMERRS);
672 E1000_READ_REG(hw, E1000_MPC);
673 E1000_READ_REG(hw, E1000_SCC);
674 E1000_READ_REG(hw, E1000_ECOL);
675 E1000_READ_REG(hw, E1000_MCC);
676 E1000_READ_REG(h
[all...]
H A De1000_base.c162 rfctl = E1000_READ_REG(hw, E1000_RFCTL);
166 if (!(E1000_READ_REG(hw, E1000_MANC) & E1000_MANC_RCV_TCO_EN))
171 rxdctl[i] = E1000_READ_REG(hw, E1000_RXDCTL(i));
180 rx_enabled |= E1000_READ_REG(hw, E1000_RXDCTL(i));
194 rlpml = E1000_READ_REG(hw, E1000_RLPML);
197 rctl = E1000_READ_REG(hw, E1000_RCTL);
218 E1000_READ_REG(hw, E1000_ROC);
219 E1000_READ_REG(hw, E1000_RNBC);
220 E1000_READ_REG(hw, E1000_MPC);
H A De1000_82571.c205 u32 eecd = E1000_READ_REG(hw, E1000_EECD);
376 mac->arc_subsystem_valid = !!(E1000_READ_REG(hw, E1000_FWSM) &
404 swsm2 = E1000_READ_REG(hw, E1000_SWSM2);
422 swsm = E1000_READ_REG(hw, E1000_SWSM);
521 extcnf_ctrl = E1000_READ_REG(hw, E1000_EXTCNF_CTRL);
525 extcnf_ctrl = E1000_READ_REG(hw, E1000_EXTCNF_CTRL);
558 extcnf_ctrl = E1000_READ_REG(hw, E1000_EXTCNF_CTRL);
577 u32 data = E1000_READ_REG(hw, E1000_POEMB);
603 u32 data = E1000_READ_REG(hw, E1000_POEMB);
732 if (!(E1000_READ_REG(h
[all...]
H A De1000_manage.c86 hicr = E1000_READ_REG(hw, E1000_HICR);
93 hicr = E1000_READ_REG(hw, E1000_HICR);
116 u32 fwsm = E1000_READ_REG(hw, E1000_FWSM);
330 hicr = E1000_READ_REG(hw, E1000_HICR);
353 manc = E1000_READ_REG(hw, E1000_MANC);
359 fwsm = E1000_READ_REG(hw, E1000_FWSM);
360 factps = E1000_READ_REG(hw, E1000_FACTPS);
371 factps = E1000_READ_REG(hw, E1000_FACTPS);
420 hicr = E1000_READ_REG(hw, E1000_HICR);
440 hicr = E1000_READ_REG(h
[all...]
H A De1000_80003es2lan.c142 u32 eecd = E1000_READ_REG(hw, E1000_EECD);
226 mac->arc_subsystem_valid = !!(E1000_READ_REG(hw, E1000_FWSM) &
570 if (E1000_READ_REG(hw, E1000_EEMNGCTL) & mask)
771 ctrl = E1000_READ_REG(hw, E1000_CTRL);
801 E1000_READ_REG(hw, E1000_ICR);
862 reg_data = E1000_READ_REG(hw, E1000_TXDCTL(0));
868 reg_data = E1000_READ_REG(hw, E1000_TXDCTL(1));
874 reg_data = E1000_READ_REG(hw, E1000_TCTL);
879 reg_data = E1000_READ_REG(hw, E1000_TCTL_EXT);
885 reg_data = E1000_READ_REG(h
[all...]
H A De1000_82540.c121 u32 eecd = E1000_READ_REG(hw, E1000_EECD);
291 ctrl = E1000_READ_REG(hw, E1000_CTRL);
313 manc = E1000_READ_REG(hw, E1000_MANC);
318 E1000_READ_REG(hw, E1000_ICR);
376 txdctl = E1000_READ_REG(hw, E1000_TXDCTL(0));
391 ctrl_ext = E1000_READ_REG(hw, E1000_CTRL_EXT);
420 ctrl = E1000_READ_REG(hw, E1000_CTRL);
635 if (!(E1000_READ_REG(hw, E1000_MANC) & E1000_MANC_SMBUS_EN))
653 E1000_READ_REG(hw, E1000_PRC64);
654 E1000_READ_REG(h
[all...]
H A De1000_82575.c138 reg = E1000_READ_REG(hw, E1000_MDIC);
146 reg = E1000_READ_REG(hw, E1000_MDICNFG);
187 ctrl_ext = E1000_READ_REG(hw, E1000_CTRL_EXT);
363 !!(E1000_READ_REG(hw, E1000_FWSM) & E1000_FWSM_MODE_MASK);
444 u32 eecd = E1000_READ_REG(hw, E1000_EECD);
640 mdic = E1000_READ_REG(hw, E1000_MDIC);
649 mdic = E1000_READ_REG(hw, E1000_MDICNFG);
663 ctrl_ext = E1000_READ_REG(hw, E1000_CTRL_EXT);
852 data = E1000_READ_REG(hw, E1000_82580_PHY_POWER_MGMT);
899 data = E1000_READ_REG(h
[all...]
H A De1000_82542.c219 ctrl = E1000_READ_REG(hw, E1000_CTRL);
228 E1000_READ_REG(hw, E1000_ICR);
290 ctrl = E1000_READ_REG(hw, E1000_CTRL);
376 u32 ctrl = E1000_READ_REG(hw, E1000_CTRL);
395 u32 ctrl = E1000_READ_REG(hw, E1000_CTRL);
549 E1000_READ_REG(hw, E1000_PRC64);
550 E1000_READ_REG(hw, E1000_PRC127);
551 E1000_READ_REG(hw, E1000_PRC255);
552 E1000_READ_REG(hw, E1000_PRC511);
553 E1000_READ_REG(h
[all...]
H A De1000_82543.c645 ctrl = E1000_READ_REG(hw, E1000_CTRL);
698 ctrl = E1000_READ_REG(hw, E1000_CTRL);
721 ctrl = E1000_READ_REG(hw, E1000_CTRL);
873 ctrl_ext = E1000_READ_REG(hw, E1000_CTRL_EXT);
924 ctrl = E1000_READ_REG(hw, E1000_CTRL);
946 E1000_READ_REG(hw, E1000_ICR);
987 ctrl = E1000_READ_REG(hw, E1000_CTRL);
1069 ctrl = E1000_READ_REG(hw, E1000_CTRL) | E1000_CTRL_SLU;
1156 ctrl = E1000_READ_REG(hw, E1000_CTRL);
1178 if (!(E1000_READ_REG(h
[all...]
H A De1000_82541.c133 u32 eecd = E1000_READ_REG(hw, E1000_EECD);
316 ctrl = E1000_READ_REG(hw, E1000_CTRL);
345 manc = E1000_READ_REG(hw, E1000_MANC);
353 ledctl = E1000_READ_REG(hw, E1000_LEDCTL);
364 E1000_READ_REG(hw, E1000_ICR);
420 txdctl = E1000_READ_REG(hw, E1000_TXDCTL(0));
515 ledctl = E1000_READ_REG(hw, E1000_LEDCTL);
543 ctrl = E1000_READ_REG(hw, E1000_CTRL);
567 ledctl = E1000_READ_REG(hw, E1000_LEDCTL);
1232 if (!(E1000_READ_REG(h
[all...]
H A Dif_em.c642 regs_buff[0] = E1000_READ_REG(hw, E1000_CTRL);
643 regs_buff[1] = E1000_READ_REG(hw, E1000_STATUS);
644 regs_buff[2] = E1000_READ_REG(hw, E1000_CTRL_EXT);
645 regs_buff[3] = E1000_READ_REG(hw, E1000_ICR);
646 regs_buff[4] = E1000_READ_REG(hw, E1000_RCTL);
647 regs_buff[5] = E1000_READ_REG(hw, E1000_RDLEN(0));
648 regs_buff[6] = E1000_READ_REG(hw, E1000_RDH(0));
649 regs_buff[7] = E1000_READ_REG(hw, E1000_RDT(0));
650 regs_buff[8] = E1000_READ_REG(hw, E1000_RXDCTL(0));
651 regs_buff[9] = E1000_READ_REG(h
[all...]
H A De1000_ich8lan.c249 if (!(E1000_READ_REG(hw, E1000_FWSM) &
257 mac_reg = E1000_READ_REG(hw, E1000_CTRL_EXT);
280 mac_reg = E1000_READ_REG(hw, E1000_FEXTNVM3);
286 mac_reg = E1000_READ_REG(hw, E1000_CTRL);
303 } while (!(E1000_READ_REG(hw, E1000_CTRL_EXT) &
319 u32 mac_reg, fwsm = E1000_READ_REG(hw, E1000_FWSM);
358 mac_reg = E1000_READ_REG(hw, E1000_CTRL_EXT);
394 mac_reg = E1000_READ_REG(hw, E1000_CTRL_EXT);
661 (((E1000_READ_REG(hw, E1000_STRAP) >> 1) & 0x1F) + 1)
1018 u32 fextnvm6 = E1000_READ_REG(h
[all...]
H A De1000_i210.c208 E1000_READ_REG(hw, E1000_SRWR)) {
243 invm_dword = E1000_READ_REG(hw, E1000_INVM_DATA_REG(i));
372 invm_dword = E1000_READ_REG(hw, E1000_INVM_DATA_REG(i));
559 eec = E1000_READ_REG(hw, E1000_EECD);
585 flup = E1000_READ_REG(hw, E1000_EECD) | E1000_EECD_FLUPD_I210;
611 reg = E1000_READ_REG(hw, E1000_EECD);
719 wuc = E1000_READ_REG(hw, E1000_WUC);
720 mdicnfg = E1000_READ_REG(hw, E1000_MDICNFG);
746 ctrl = E1000_READ_REG(hw, E1000_CTRL);
749 ctrl_ext = E1000_READ_REG(h
[all...]
H A De1000_nvm.c158 u32 eecd = E1000_READ_REG(hw, E1000_EECD);
210 eecd = E1000_READ_REG(hw, E1000_EECD);
219 eecd = E1000_READ_REG(hw, E1000_EECD);
248 reg = E1000_READ_REG(hw, E1000_EERD);
250 reg = E1000_READ_REG(hw, E1000_EEWR);
271 u32 eecd = E1000_READ_REG(hw, E1000_EECD);
277 eecd = E1000_READ_REG(hw, E1000_EECD);
283 eecd = E1000_READ_REG(hw, E1000_EECD);
306 u32 eecd = E1000_READ_REG(hw, E1000_EECD);
350 eecd = E1000_READ_REG(h
[all...]
H A De1000_vf.c229 status = E1000_READ_REG(hw, E1000_STATUS);
270 ctrl = E1000_READ_REG(hw, E1000_CTRL);
558 if (!(E1000_READ_REG(hw, E1000_STATUS) & E1000_STATUS_LU))
H A De1000_osdep.h182 #define E1000_WRITE_FLUSH(a) E1000_READ_REG(a, E1000_STATUS)
196 #define E1000_READ_REG(hw, reg) \ macro
H A De1000_mbx.c329 u32 v2p_mailbox = E1000_READ_REG(hw, E1000_V2PMAILBOX(0));
566 u32 mbvficr = E1000_READ_REG(hw, E1000_MBVFICR);
628 u32 vflre = E1000_READ_REG(hw, E1000_VFLRE);
663 p2v_mailbox = E1000_READ_REG(hw, E1000_P2VMAILBOX(vf_number));
H A De1000_phy.c212 manc = E1000_READ_REG(hw, E1000_MANC);
319 mdic = E1000_READ_REG(hw, E1000_MDIC);
385 mdic = E1000_READ_REG(hw, E1000_MDIC);
442 i2ccmd = E1000_READ_REG(hw, E1000_I2CCMD);
501 i2ccmd = E1000_READ_REG(hw, E1000_I2CCMD);
555 data_local = E1000_READ_REG(hw, E1000_I2CCMD);
615 i2ccmd = E1000_READ_REG(hw, E1000_I2CCMD);
900 kmrnctrlsta = E1000_READ_REG(hw, E1000_KMRNCTRLSTA);
2036 ctrl = E1000_READ_REG(hw, E1000_CTRL);
2880 ctrl = E1000_READ_REG(h
[all...]

Completed in 121 milliseconds